重庆芯联微电子请求掩膜地图形及其优化办法专利处理集成电路地图工艺缺点

  金融界 2024 年 10 月 31 日音讯，国家知识产权局信息数据显现，重庆芯联微电子有限公司请求一项名为“掩膜地图形及其优化办法”的专利，公开号 CN 118838110 A，请求日期为 2024 年 8 月。

  专利摘要显现，本发明供给一种掩膜地图形及其优化办法，该优化办法为在初始图形包含并排摆放且长度不等的密布图形和稀少图形时，经过在坐落密布图形宽度方向至少一侧的稀少图形结尾添加曝光辅佐图形，使其沿稀少图形长度方向延伸，且密布图形长度与稀少图形的始端和曝光辅佐图形的结尾之间的间隔的差值为密布图形长度的±10％之间，使得集成电路地图中图形密度程度相差减小，密布图形的结尾因为有曝光辅佐图形的遮挡不会接收到更多的曝光能量所以不会因为光学接近效应产生“端部胀大”现象然后在衬底上搬运得到和原始的掩膜版上图形规划相同的图画，削减集成电路地图中因图形密度不同引起的工艺差异，然后处理由此导致的触摸孔功能性不良和短路等工艺缺点。